src/msr-index.h

   1 /*
   2  * Partial header file imported from the linux kernel
   3  * (arch/x86/include/asm/msr-index.h)
   4  * as it is not provided by the kernel sources anymore
   5  *
   6  * Only the minimal blocks of macro have been included
   7  */
   8
   9 #ifndef _ASM_X86_MSR_INDEX_H
  10 #define _ASM_X86_MSR_INDEX_H
  11
  12 /*
  13  * CPU model specific register (MSR) numbers.
  14  *
  15  * Do not add new entries to this file unless the definitions are shared
  16  * between multiple compilation units.
  17  */
  18
  19 /* Intel MSRs. Some also available on other CPUs */
  20
  21 /* C-state Residency Counters */
  22 #define MSR_PKG_C3_RESIDENCY            0x000003f8
  23 #define MSR_PKG_C6_RESIDENCY            0x000003f9
  24 #define MSR_ATOM_PKG_C6_RESIDENCY       0x000003fa
  25 #define MSR_PKG_C7_RESIDENCY            0x000003fa
  26 #define MSR_CORE_C3_RESIDENCY           0x000003fc
  27 #define MSR_CORE_C6_RESIDENCY           0x000003fd
  28 #define MSR_CORE_C7_RESIDENCY           0x000003fe
  29 #define MSR_KNL_CORE_C6_RESIDENCY       0x000003ff
  30 #define MSR_PKG_C2_RESIDENCY            0x0000060d
  31 #define MSR_PKG_C8_RESIDENCY            0x00000630
  32 #define MSR_PKG_C9_RESIDENCY            0x00000631
  33 #define MSR_PKG_C10_RESIDENCY           0x00000632
  34
  35 /* Run Time Average Power Limiting (RAPL) Interface */
  36
  37 #define MSR_RAPL_POWER_UNIT             0x00000606
  38
  39 #define MSR_PKG_POWER_LIMIT             0x00000610
  40 #define MSR_PKG_ENERGY_STATUS           0x00000611
  41 #define MSR_PKG_PERF_STATUS             0x00000613
  42 #define MSR_PKG_POWER_INFO              0x00000614
  43
  44 #define MSR_DRAM_POWER_LIMIT            0x00000618
  45 #define MSR_DRAM_ENERGY_STATUS          0x00000619
  46 #define MSR_DRAM_PERF_STATUS            0x0000061b
  47 #define MSR_DRAM_POWER_INFO             0x0000061c
  48
  49 #define MSR_PP0_POWER_LIMIT             0x00000638
  50 #define MSR_PP0_ENERGY_STATUS           0x00000639
  51 #define MSR_PP0_POLICY                  0x0000063a
  52 #define MSR_PP0_PERF_STATUS             0x0000063b
  53
  54 #define MSR_PP1_POWER_LIMIT             0x00000640
  55 #define MSR_PP1_ENERGY_STATUS           0x00000641
  56 #define MSR_PP1_POLICY                  0x00000642
  57
  58
  59
  60 /* Intel defined MSRs. */
  61 #define MSR_IA32_TSC                    0x00000010
  62 #define MSR_SMI_COUNT                   0x00000034
  63
  64 #define MSR_IA32_MPERF                  0x000000e7
  65 #define MSR_IA32_APERF                  0x000000e8
  66
  67 #define MSR_IA32_THERM_STATUS           0x0000019c
  68
  69 #define MSR_IA32_TEMPERATURE_TARGET     0x000001a2
  70
  71 #define MSR_IA32_PACKAGE_THERM_STATUS           0x000001b1
  72
  73
  74 #endif /* _ASM_X86_MSR_INDEX_H */